Microchip CPLD, 100针, 128个宏单元, -40 °C至+85 °C, 最大5.25 V, TQFP, 贴片安装, 80个用户I/O, 14.1 x 14.1 x 1.05mm, Atmel系列
- RS 库存编号:
- 177-3434
- 制造商零件编号:
- ATF1508AS-10AU100
- 制造商:
- Microchip
可享批量折扣
小计（1 托盘，共 90 件）*
¥11,127.24
(不含税)
¥12,573.81
(含税)
暂时缺货
- 在 2026年1月27日 发货
**需要更多产品？**输入您需要的数量，点击“查看送货日期”，查看库存和送货信息。
单位 | 每单位 | Per Tray* |
|---|---|---|
| 90 - 360 | RMB123.636 | RMB11,127.24 |
| 450 + | RMB121.164 | RMB10,904.76 |
* 参考价格
- RS 库存编号:
- 177-3434
- 制造商零件编号:
- ATF1508AS-10AU100
- 制造商:
- Microchip
产品技术参数
产品技术参数资料
法例与合规
产品详细信息
通过选择一个或多个属性来查找类似产品。
选择全部 | 属性 | 值 |
|---|---|---|
| 品牌 | Microchip | |
| 系列名称 | Atmel | |
| 宏单元数目 | 128 | |
| 用户I/O数目 | 80 | |
| 存储器类型 | EEPROM | |
| 逻辑块/元件数目 | 14 | |
| 在线系统可编程性 | 系统中 | |
| 安装类型 | 贴片 | |
| 封装类型 | TQFP | |
| 引脚数目 | 100 | |
| 最低工作温度 | -40 °C | |
| 最高工作温度 | +85 °C | |
| 传播延迟 | 7.5ns | |
| 独立输出使能控制 | 是 | |
| 尺寸 | 14.1 x 14.1 x 1.05mm | |
| 高度 | 1.05mm | |
| 长度 | 14.1mm | |
| 最大工作电源电压 | 5.25 V | |
| 宽度 | 14.1mm | |
| 再编程支持 | 是 | |
| 最小工作电源电压 | 4.75 V | |
| 选择全部 | ||
|---|---|---|
品牌 Microchip | ||
系列名称 Atmel | ||
宏单元数目 128 | ||
用户I/O数目 80 | ||
存储器类型 EEPROM | ||
逻辑块/元件数目 14 | ||
在线系统可编程性 系统中 | ||
安装类型 贴片 | ||
封装类型 TQFP | ||
引脚数目 100 | ||
最低工作温度 -40 °C | ||
最高工作温度 +85 °C | ||
传播延迟 7.5ns | ||
独立输出使能控制 是 | ||
尺寸 14.1 x 14.1 x 1.05mm | ||
高度 1.05mm | ||
长度 14.1mm | ||
最大工作电源电压 5.25 V | ||
宽度 14.1mm | ||
再编程支持 是 | ||
最小工作电源电压 4.75 V | ||
The Atmel ®ATF1504AS(L) is a high-performance, high-density Complex Programmable Logic Device (CPLD) which utilizes the Atmel proven electrically-erasable memory technology. With 64 logic macrocells and up to 68 inputs, it easily integrates logic from several TTL, SSI, MSI, LSI, and classic PLDs.
High-density, High-performance, Electrically-erasable Complex Programmable
Logic Device
64 Macrocells
5 Product Terms per Macrocell, Expandable up to 40 per Macrocell
44, 84, 100 Pins
7.5ns Maximum Pin-to-pin Delay
Registered Operation up to 125MHz
Enhanced Routing Resources
In-System Programmability (ISP) via JTAG
Flexible Logic Macrocell
D/T/Latch Configurable Flip-flops
Global and Individual Register Control Signals
Global and Individual Output Enable
Programmable Output Slew Rate
Logic Device
64 Macrocells
5 Product Terms per Macrocell, Expandable up to 40 per Macrocell
44, 84, 100 Pins
7.5ns Maximum Pin-to-pin Delay
Registered Operation up to 125MHz
Enhanced Routing Resources
In-System Programmability (ISP) via JTAG
Flexible Logic Macrocell
D/T/Latch Configurable Flip-flops
Global and Individual Register Control Signals
Global and Individual Output Enable
Programmable Output Slew Rate