Winbond 2Gbit DDR2 SDRAM, 16Bit数据总线, WBGA, 84p, 800MHz

W972GG6KB 是 2G bits DDR2 SDRAM，速度包括 -18、-25/25I 和 -3/-3I。

双倍数据速率架构：每个时钟周期两次数据传输
CAS 延迟：3、4、5、6 和 7
脉冲串长度：4 和 8
双向、差分数据选通（DQS 和 /DQS ）与数据一起传输/接收。
与读取数据边缘对齐，与写入数据中心对齐
DLL 使 DQ 和 DQS 转换与时钟一致
差分时钟输入（CLK 和 /CLK）
用于写入数据的数据掩码 (DM)
在每个正 CLK 边沿输入的命令、数据和数据屏蔽均参考 /DQS 的两个边沿
已发布 /CAS 支持可编程添加延迟，以提高命令和数据总线效率
读取延迟 = 加法延迟加 CAS 延迟 (RL = AL + CL)
片外驱动器阻抗调整 (OCD) 和片上终端 (ODT)，提高信号质量
读写脉冲串自动预充电操作
自动刷新和自刷新模式
预充电断电和主动断电
写入数据屏蔽
写入延迟 = 读取延迟 - 1 (WL = RL - 1)
接口：SSTL_18